「AI推論需要」が追い風に

この市場環境の変化により、かつて「苦渋の決断」と思われたK2棟の稼働延期が、結果的に極めて有効な戦略として機能することになった。

サムスンやSKハイニックスなどの競合大手は、直近まで利益率の高いHBMの増産に設備投資を集中させており、相対的にNANDへの投資を抑制していた。その結果、世界的にNANDの供給能力が伸び悩む中でAI推論需要が急増し、需給が逼迫する事態となったわけだが、ここで、稼働を先送りしていたK2棟が、満を持して2025年9月に稼働を開始したのである。

本格的な量産・出荷開始は2026年前半となる見込みだが、他社が新たなNAND生産ラインの構築に時間を要する中、キオクシアは待機させていた最新鋭工場を即戦力として活用することで、最先端製品を市場に投入する体制を整えつつある。

市況悪化を耐え忍ぶための策が、結果として、競合の供給余力が乏しい時期に攻勢をかけるための布石に転じたといえるだろう。

マイクロプロセッサ回路基板
写真=iStock.com/krystiannawrocki
※写真はイメージです

長年磨いてきた独自の技術

もちろん、キオクシアの躍進は外部環境の変化のみによってもたらされたのではない。

NANDの本家本元として長年磨いてきた独自の技術戦略も、競争力の源泉となっている。

特に注目すべきは、「3次元NAND」の開発において、競合他社とは異なるアプローチをとっている点だ。近年、NAND業界ではメモリセルを垂直方向に積み上げる「積層数競争」が進んでおり、200層、300層といった数字が性能指標として語られることが多い。

しかし、積層数を増やすことは、製造工程における加工の難易度を高め、歩留まりの低下やコスト増を招くリスクにもつながる。これに対し、キオクシアは積層数の多さだけを追求せず、メモリセル自体の大きさを小型化することで配置密度を高める「横方向の微細化」を重視している。

現在主力の「第8世代BiCS FLASH(ビックスフラッシュ)」と呼ばれる製品も、競合他社より少ない積層数で同等の記憶容量を実現し、高いコスト競争力を有している。

キオクシアの技術のもう一つの要が、メモリセルと制御回路を別々のウエハで製造して貼り合わせる「CBA(CMOS directly Bonded to Array)」と呼ばれる技術だ。

従来の製法では、メモリセルの横、もしくは下に制御回路を作り込む必要があり、高性能な回路を形成することが難しかった。しかしCBA技術では、メモリセルと制御回路をそれぞれ別々のウエハ上に製造してから貼り合わせる。

これにより、制御回路に最先端のロジックプロセスを適用することで高速化を実現しつつ、メモリセルは高密度化に専念できる。つまり、「高速化」と「大容量化」という相反しやすい要素を、製造プロセスの分離によって高い次元で両立しており、他社に対する大きな技術的アドバンテージとなっている。